Introduction to ARM64v8
Niveaux d'exception - EL (ARM64v8)
Dans l'architecture ARMv8, les niveaux d'exécution, connus sous le nom de Niveaux d'Exception (EL), définissent le niveau de privilège et les capacités de l'environnement d'exécution. Il existe quatre niveaux d'exception, allant de EL0 à EL3, chacun servant un but différent :
EL0 - Mode utilisateur :
Il s'agit du niveau le moins privilégié et est utilisé pour exécuter du code d'application régulier.
Les applications s'exécutant à EL0 sont isolées les unes des autres et du logiciel système, améliorant ainsi la sécurité et la stabilité.
EL1 - Mode Noyau du Système d'Exploitation :
La plupart des noyaux de systèmes d'exploitation s'exécutent à ce niveau.
EL1 a plus de privilèges que EL0 et peut accéder aux ressources système, mais avec certaines restrictions pour garantir l'intégrité du système.
EL2 - Mode Hyperviseur :
Ce niveau est utilisé pour la virtualisation. Un hyperviseur s'exécutant à EL2 peut gérer plusieurs systèmes d'exploitation (chacun dans son propre EL1) s'exécutant sur le même matériel physique.
EL2 offre des fonctionnalités pour l'isolation et le contrôle des environnements virtualisés.
EL3 - Mode Moniteur Sécurisé :
Il s'agit du niveau le plus privilégié et est souvent utilisé pour le démarrage sécurisé et les environnements d'exécution de confiance.
EL3 peut gérer et contrôler les accès entre les états sécurisés et non sécurisés (comme le démarrage sécurisé, le système d'exploitation de confiance, etc.).
L'utilisation de ces niveaux permet de gérer de manière structurée et sécurisée différents aspects du système, des applications utilisateur au logiciel système le plus privilégié. L'approche d'ARMv8 en matière de niveaux de privilège aide à isoler efficacement les différents composants du système, améliorant ainsi la sécurité et la robustesse du système.
Registres (ARM64v8)
ARM64 dispose de 31 registres généraux, étiquetés x0
à x30
. Chacun peut stocker une valeur de 64 bits (8 octets). Pour les opérations nécessitant uniquement des valeurs de 32 bits, les mêmes registres peuvent être accessibles en mode 32 bits en utilisant les noms w0 à w30.
x0
àx7
- Ceux-ci sont généralement utilisés comme registres temporaires et pour passer des paramètres aux sous-routines.
x0
transporte également les données de retour d'une fonction.
x8
- Dans le noyau Linux,x8
est utilisé comme numéro d'appel système pour l'instructionsvc
. Sur macOS, c'est x16 qui est utilisé !x9
àx15
- Plus de registres temporaires, souvent utilisés pour les variables locales.x16
etx17
- Registres d'Appel Intra-Procédural. Registres temporaires pour les valeurs immédiates. Ils sont également utilisés pour les appels de fonctions indirects et les ébauches de PLT (Table de Liaison de Procédure).
x16
est utilisé comme numéro d'appel système pour l'instructionsvc
dans macOS.
x18
- Registre de Plateforme. Il peut être utilisé comme registre général, mais sur certaines plateformes, ce registre est réservé à des utilisations spécifiques à la plateforme : Pointeur vers le bloc d'environnement de thread actuel dans Windows, ou pour pointer vers la structure de tâche actuellement en cours d'exécution dans le noyau Linux.x19
àx28
- Ce sont des registres sauvegardés par l'appelé. Une fonction doit préserver les valeurs de ces registres pour son appelant, elles sont donc stockées dans la pile et récupérées avant de retourner à l'appelant.x29
- Pointeur de Cadre pour suivre le cadre de la pile. Lorsqu'un nouveau cadre de pile est créé parce qu'une fonction est appelée, le registrex29
est stocké dans la pile et l'adresse du nouveau pointeur de cadre (adresse desp
) est stockée dans ce registre.
Ce registre peut également être utilisé comme registre général bien qu'il soit généralement utilisé comme référence aux variables locales.
x30
oulr
- Registre de Lien. Il contient l'adresse de retour lorsqu'une instructionBL
(Branch with Link) ouBLR
(Branch with Link to Register) est exécutée en stockant la valeur depc
dans ce registre.
Il peut également être utilisé comme n'importe quel autre registre.
Si la fonction actuelle va appeler une nouvelle fonction et donc écraser
lr
, elle le stockera dans la pile au début, c'est l'épilogue (stp x29, x30 , [sp, #-48]; mov x29, sp
-> Stockerfp
etlr
, générer de l'espace et obtenir un nouveaufp
) et le récupérera à la fin, c'est le prologue (ldp x29, x30, [sp], #48; ret
-> Récupérerfp
etlr
et retourner).
sp
- Pointeur de Pile, utilisé pour suivre le sommet de la pile.
la valeur de
sp
doit toujours être maintenue à au moins un alignement de quadword ou une exception d'alignement peut se produire.
pc
- Compteur de Programme, qui pointe vers l'instruction suivante. Ce registre ne peut être mis à jour que par des générations d'exceptions, des retours d'exceptions et des branches. Les seules instructions ordinaires qui peuvent lire ce registre sont les instructions de branchement avec lien (BL, BLR) pour stocker l'adresse depc
danslr
(Registre de Lien).xzr
- Registre Zéro. Aussi appeléwzr
dans sa forme de registre 32 bits. Peut être utilisé pour obtenir facilement la valeur zéro (opération courante) ou pour effectuer des comparaisons en utilisantsubs
commesubs XZR, Xn, #10
stockant les données résultantes nulle part (dansxzr
).
Les registres Wn
sont la version 32 bits du registre Xn
.
Registres SIMD et à virgule flottante
De plus, il existe 32 autres registres de longueur 128 bits qui peuvent être utilisés dans des opérations SIMD optimisées (Single Instruction Multiple Data) et pour effectuer des calculs en virgule flottante. Ceux-ci sont appelés les registres Vn bien qu'ils puissent également fonctionner en 64 bits, 32 bits, 16 bits et 8 bits et sont alors appelés Qn
, Dn
, Sn
, Hn
et Bn
.
Registres système
Il existe des centaines de registres système, également appelés registres à usage spécial (SPR), qui sont utilisés pour surveiller et contrôler le comportement des processeurs.
Ils ne peuvent être lus ou définis qu'en utilisant les instructions spéciales dédiées mrs
et msr
.
Les registres spéciaux TPIDR_EL0
et TPIDDR_EL0
sont couramment rencontrés lors de l'ingénierie inverse. Le suffixe EL0
indique l'exception minimale à partir de laquelle le registre peut être accédé (dans ce cas, EL0 est le niveau d'exception (privilège) régulier avec lequel les programmes réguliers s'exécutent).
Ils sont souvent utilisés pour stocker l'adresse de base de la région de stockage locale du thread en mémoire. Généralement, le premier est lisible et inscriptible pour les programmes s'exécutant en EL0, mais le second peut être lu depuis EL0 et écrit depuis EL1 (comme le noyau).
mrs x0, TPIDR_EL0 ; Lire TPIDR_EL0 dans x0
msr TPIDR_EL0, X0 ; Écrire x0 dans TPIDR_EL0
PSTATE
PSTATE contient plusieurs composants de processus sérialisés dans le registre spécial SPSR_ELx
visible par le système d'exploitation, X étant le niveau de permission de l'exception déclenchée (ce qui permet de récupérer l'état du processus lorsque l'exception se termine).
Voici les champs accessibles :
![](https://book.hacktricks.xyz/~gitbook/image?url=https%3A%2F%2F2088318145-files.gitbook.io%2F%7E%2Ffiles%2Fv0%2Fb%2Fgitbook-x-prod.appspot.com%2Fo%2Fspaces%252Frq9WIQinJaxpWMvakjIQ%252Fuploads%252Fgit-blob-c3669e1a2c10b38f71e5d409a3165970f2620d12%252Fimage%2520%28724%29.png%3Falt%3Dmedia&width=768&dpr=4&quality=100&sign=a17aefdc&sv=1)
Les indicateurs de condition
N
,Z
,C
etV
:N
signifie que l'opération a donné un résultat négatifZ
signifie que l'opération a donné zéroC
signifie que l'opération a été effectuéeV
signifie que l'opération a donné un dépassement signé :La somme de deux nombres positifs donne un résultat négatif.
La somme de deux nombres négatifs donne un résultat positif.
Dans une soustraction, lorsqu'un grand nombre négatif est soustrait d'un plus petit nombre positif (ou vice versa), et que le résultat ne peut pas être représenté dans la plage de la taille de bits donnée.
Évidemment, le processeur ne sait pas si l'opération est signée ou non, il vérifiera donc C et V dans les opérations et indiquera si une retenue s'est produite dans le cas où elle était signée ou non signée.
Toutes les instructions ne mettent pas à jour ces indicateurs. Certaines comme CMP
ou TST
le font, et d'autres qui ont un suffixe s comme ADDS
le font également.
Le drapeau actuel de largeur de registre (
nRW
) : Si le drapeau a la valeur 0, le programme s'exécutera dans l'état d'exécution AArch64 une fois repris.Le Niveau d'Exception actuel (
EL
) : Un programme régulier s'exécutant en EL0 aura la valeur 0Le drapeau de pas à pas unique (
SS
) : Utilisé par les débogueurs pour effectuer un pas à pas en définissant le drapeau SS sur 1 à l'intérieur deSPSR_ELx
via une exception. Le programme effectuera un pas et émettra une exception de pas à pas.Le drapeau d'état d'exception illégal (
IL
) : Il est utilisé pour marquer lorsqu'un logiciel privilégié effectue un transfert de niveau d'exception invalide, ce drapeau est défini sur 1 et le processeur déclenche une exception d'état illégal.Les drapeaux
DAIF
: Ces drapeaux permettent à un programme privilégié de masquer sélectivement certaines exceptions externes.Si
A
est à 1, cela signifie que des abandons asynchrones seront déclenchés. LeI
configure la réponse aux Demandes d'Interruptions externes (IRQs). et le F est lié aux Demandes d'Interruptions Rapides (FIRs).Les drapeaux de sélection de pointeur de pile (
SPS
) : Les programmes privilégiés s'exécutant en EL1 et supérieur peuvent basculer entre l'utilisation de leur propre registre de pointeur de pile et celui du modèle utilisateur (par exemple, entreSP_EL1
etEL0
). Ce basculement est effectué en écrivant dans le registre spécialSPSel
. Cela ne peut pas être fait depuis EL0.
Convention d'Appel (ARM64v8)
La convention d'appel ARM64 spécifie que les huit premiers paramètres d'une fonction sont passés dans les registres x0
à x7
. Les paramètres supplémentaires sont passés sur la pile. La valeur de retour est renvoyée dans le registre x0
, ou dans x1
également s'il fait 128 bits de long. Les registres x19
à x30
et sp
doivent être conservés entre les appels de fonction.
Lors de la lecture d'une fonction en assembleur, recherchez le prologue et l'épilogue de la fonction. Le prologue implique généralement la sauvegarde du pointeur de cadre (x29
), la configuration d'un nouveau pointeur de cadre, et l'allocation d'espace de pile. L'épilogue implique généralement la restauration du pointeur de cadre sauvegardé et le retour de la fonction.
Convention d'Appel en Swift
Swift a sa propre convention d'appel qui peut être trouvée à l'adresse https://github.com/apple/swift/blob/main/docs/ABI/CallConvSummary.rst#arm64
Instructions Courantes (ARM64v8)
Les instructions ARM64 ont généralement le format opcode dst, src1, src2
, où opcode
est l'opération à effectuer (comme add
, sub
, mov
, etc.), dst
est le registre de destination où le résultat sera stocké, et src1
et src2
sont les registres source. Des valeurs immédiates peuvent également être utilisées à la place des registres source.
mov
: Déplacer une valeur d'un registre à un autre.Exemple :
mov x0, x1
— Cela déplace la valeur dex1
versx0
.ldr
: Charger une valeur depuis la mémoire dans un registre.Exemple :
ldr x0, [x1]
— Cela charge une valeur depuis l'emplacement mémoire pointé parx1
dansx0
.Mode de décalage : Un décalage affectant le pointeur d'origine est indiqué, par exemple :
ldr x2, [x1, #8]
, cela chargera dans x2 la valeur de x1 + 8ldr x2, [x0, x1, lsl #2]
, cela chargera dans x2 un objet du tableau x0, à la position x1 (indice) * 4Mode pré-indexé : Cela appliquera des calculs à l'origine, obtiendra le résultat et stockera également la nouvelle origine dans l'origine.
ldr x2, [x1, #8]!
, cela chargerax1 + 8
dansx2
et stockera dans x1 le résultat dex1 + 8
str lr, [sp, #-4]!
, Stocke le registre de lien dans sp et met à jour le registre spMode post-indexé : C'est comme le précédent mais l'adresse mémoire est accédée, puis le décalage est calculé et stocké.
ldr x0, [x1], #8
, chargex1
dansx0
et met à jour x1 avecx1 + 8
Adressage relatif au PC : Dans ce cas, l'adresse à charger est calculée par rapport au registre PC
ldr x1, =_start
, Cela chargera l'adresse où le symbole_start
commence dans x1 par rapport au PC actuel.str
: Stocker une valeur d'un registre dans la mémoire.Exemple :
str x0, [x1]
— Cela stocke la valeur dansx0
dans l'emplacement mémoire pointé parx1
.ldp
: Charger une Paire de Registres. Cette instruction charge deux registres à partir de emplacements mémoire consécutifs. L'adresse mémoire est généralement formée en ajoutant un décalage à la valeur dans un autre registre.Exemple :
ldp x0, x1, [x2]
— Cela chargex0
etx1
depuis les emplacements mémoire àx2
etx2 + 8
, respectivement.stp
: Stocker une Paire de Registres. Cette instruction stocke deux registres dans des emplacements mémoire consécutifs. L'adresse mémoire est généralement formée en ajoutant un décalage à la valeur dans un autre registre.Exemple :
stp x0, x1, [sp]
— Cela stockex0
etx1
dans les emplacements mémoire àsp
etsp + 8
, respectivement.stp x0, x1, [sp, #16]!
— Cela stockex0
etx1
dans les emplacements mémoire àsp+16
etsp + 24
, respectivement, et met à joursp
avecsp+16
.add
: Ajouter les valeurs de deux registres et stocker le résultat dans un registre.Syntaxe : add(s) Xn1, Xn2, Xn3 | #imm, [décalage #N | RRX]
Xn1 -> Destination
Xn2 -> Opérande 1
Xn3 | #imm -> Opérande 2 (registre ou immédiat)
[décalage #N | RRX] -> Effectue un décalage ou appelle RRX
Exemple :
add x0, x1, x2
— Cela ajoute les valeurs dex1
etx2
ensemble et stocke le résultat dansx0
.add x5, x5, #1, lsl #12
— Cela équivaut à 4096 (un 1 décalé de 12 fois) -> 1 0000 0000 0000 0000adds
Cela effectue uneadd
et met à jour les drapeauxsub
: Soustraire les valeurs de deux registres et stocker le résultat dans un registre.Vérifier la syntaxe de
add
.Exemple :
sub x0, x1, x2
— Cela soustrait la valeur dex2
dex1
et stocke le résultat dansx0
.subs
C'est comme sub mais en mettant à jour le drapeaumul
: Multiplier les valeurs de deux registres et stocker le résultat dans un registre.Exemple :
mul x0, x1, x2
— Cela multiplie les valeurs dex1
etx2
et stocke le résultat dansx0
.div
: Diviser la valeur d'un registre par un autre et stocker le résultat dans un registre.Exemple :
div x0, x1, x2
— Cela divise la valeur dansx1
parx2
et stocke le résultat dansx0
.lsl
,lsr
,asr
,ror
,rrx
:Décalage logique à gauche : Ajoute des 0 à partir de la fin en déplaçant les autres bits vers l'avant (multiplie par n fois 2)
Décalage logique à droite : Ajoute des 1 au début en déplaçant les autres bits vers l'arrière (divise par n fois 2 en non signé)
Décalage arithmétique à droite : Comme
lsr
, mais au lieu d'ajouter des 0 si le bit le plus significatif est un 1, **1s sont ajoutés (**divise par n fois 2 en signé)Rotation à droite : Comme
lsr
mais ce qui est supprimé à droite est ajouté à gaucheRotation à droite avec extension : Comme
ror
, mais avec le drapeau de retenue comme "bit le plus significatif". Ainsi, le drapeau de retenue est déplacé vers le bit 31 et le bit supprimé vers le drapeau de retenue.bfm
: Déplacement de champ de bits, ces opérations copient les bits0...n
d'une valeur et les placent dans les positionsm..m+n
. Le#s
spécifie la position du bit le plus à gauche et#r
le nombre de décalage à droite.Déplacement de champ de bits :
BFM Xd, Xn, #r
Déplacement de champ de bits signé :
SBFM Xd, Xn, #r, #s
Déplacement de champ de bits non signé :
UBFM Xd, Xn, #r, #s
Extraction et insertion de champ de bits : Copie un champ de bits d'un registre et le copie dans un autre registre.
BFI X1, X2, #3, #4
Insère 4 bits de X2 à partir du 3e bit de X1BFXIL X1, X2, #3, #4
Extrait à partir du 3e bit de X2 quatre bits et les copie dans X1SBFIZ X1, X2, #3, #4
Étend le signe de 4 bits de X2 et les insère dans X1 à partir de la position du bit 3 en mettant à zéro les bits de droiteSBFX X1, X2, #3, #4
Extrait 4 bits à partir du bit 3 de X2, étend le signe, et place le résultat dans X1UBFIZ X1, X2, #3, #4
Étend à zéro 4 bits de X2 et les insère dans X1 à partir de la position du bit 3 en mettant à zéro les bits de droiteUBFX X1, X2, #3, #4
Extrait 4 bits à partir du bit 3 de X2 et place le résultat étendu à zéro dans X1.Étendre le signe à X : Étend le signe (ou ajoute simplement des 0 dans la version non signée) d'une valeur pour pouvoir effectuer des opérations avec elle :
SXTB X1, W2
Étend le signe d'un octet de W2 à X1 (W2
est la moitié deX2
) pour remplir les 64 bitsSXTH X1, W2
Étend le signe d'un nombre de 16 bits de W2 à X1 pour remplir les 64 bitsSXTW X1, W2
Étend le signe d'un octet de W2 à X1 pour remplir les 64 bitsUXTB X1, W2
Ajoute des 0 (non signé) à un octet de W2 à X1 pour remplir les 64 bitsextr
: Extrait des bits d'une paire de registres concaténés spécifiée.Exemple :
EXTR W3, W2, W1, #3
Cela concatène W1+W2 et obtient du bit 3 de W2 jusqu'au bit 3 de W1 et le stocke dans W3.cmp
: Comparer deux registres et définir les drapeaux de condition. C'est un alias desubs
en définissant le registre de destination sur le registre zéro. Utile pour savoir sim == n
.Il prend en charge la même syntaxe que
subs
Exemple :
cmp x0, x1
— Cela compare les valeurs dansx0
etx1
et définit les drapeaux de condition en conséquence.cmn
: Comparer l'opposé négatif. Dans ce cas, c'est un alias deadds
et prend en charge la même syntaxe. Utile pour savoir sim == -n
.ccmp
: Comparaison conditionnelle, c'est une comparaison qui sera effectuée uniquement si une comparaison précédente était vraie et définira spécifiquement les bits nzcv.cmp x1, x2; ccmp x3, x4, 0, NE; blt _func
-> si x1 != x2 et x3 < x4, sauter à funcCela est dû au fait que
ccmp
ne sera exécuté que si le précédentcmp
était unNE
, sinon les bitsnzcv
seront définis à 0 (ce qui ne satisfera pas la comparaisonblt
).Cela peut également être utilisé comme
ccmn
(pareil mais négatif, commecmp
vscmn
).tst
: Il vérifie si l'une des valeurs de la comparaison est à la fois 1 (il fonctionne comme un ANDS sans stocker le résultat n'importe où). Utile pour vérifier un registre avec une valeur et vérifier si l'un des bits du registre indiqué dans la valeur est à 1.Exemple :
tst X1, #7
Vérifie si l'un des 3 derniers bits de X1 est à 1teq
: Opération XOR en ignorant le résultatb
: Branchement inconditionnelExemple :
b myFunction
Notez que cela ne remplira pas le registre de lien avec l'adresse de retour (pas adapté pour les appels de sous-routine qui doivent revenir en arrière)
bl
: Branchement avec lien, utilisé pour appeler une sous-routine. Stocke l'adresse de retour dansx30
.Exemple :
bl myFunction
— Cela appelle la fonctionmyFunction
et stocke l'adresse de retour dansx30
.Notez que cela ne remplira pas le registre de lien avec l'adresse de retour (pas adapté pour les appels de sous-routine qui doivent revenir en arrière)
blr
: Branchement avec lien vers un registre, utilisé pour appeler une sous-routine où la cible est spécifiée dans un registre. Stocke l'adresse de retour dansx30
. (Ceci estExemple :
blr x1
— Cela appelle la fonction dont l'adresse est contenue dansx1
et stocke l'adresse de retour dansx30
.ret
: Retour de la sous-routine, en utilisant généralement l'adresse dansx30
.Exemple :
ret
— Cela retourne de la sous-routine actuelle en utilisant l'adresse de retour dansx30
.b.<cond>
: Branchement conditionnelb.eq
: Brancher si égal, basé sur l'instructioncmp
précédente.Exemple :
b.eq label
— Si l'instructioncmp
précédente a trouvé deux valeurs égales, cela saute àlabel
.b.ne
: Branch if Not Equal. Cette instruction vérifie les indicateurs de condition (qui ont été définis par une instruction de comparaison précédente), et si les valeurs comparées ne sont pas égales, elle saute vers une étiquette ou une adresse.Exemple : Après une instruction
cmp x0, x1
,b.ne label
— Si les valeurs dansx0
etx1
ne sont pas égales, cela saute àlabel
.cbz
: Comparer et Sauter si Zéro. Cette instruction compare un registre avec zéro, et s'ils sont égaux, elle saute vers une étiquette ou une adresse.Exemple :
cbz x0, label
— Si la valeur dansx0
est zéro, cela saute àlabel
.cbnz
: Comparer et Sauter si Non-Zéro. Cette instruction compare un registre avec zéro, et s'ils ne sont pas égaux, elle saute vers une étiquette ou une adresse.Exemple :
cbnz x0, label
— Si la valeur dansx0
est non nulle, cela saute àlabel
.tbnz
: Tester le bit et sauter si non nulExemple :
tbnz x0, #8, label
tbz
: Tester le bit et sauter si zéroExemple :
tbz x0, #8, label
Opérations de sélection conditionnelle : Ce sont des opérations dont le comportement varie en fonction des bits conditionnels.
csel Xd, Xn, Xm, cond
->csel X0, X1, X2, EQ
-> Si vrai, X0 = X1, si faux, X0 = X2csinc Xd, Xn, Xm, cond
-> Si vrai, Xd = Xn, si faux, Xd = Xm + 1cinc Xd, Xn, cond
-> Si vrai, Xd = Xn + 1, si faux, Xd = Xncsinv Xd, Xn, Xm, cond
-> Si vrai, Xd = Xn, si faux, Xd = NON(Xm)cinv Xd, Xn, cond
-> Si vrai, Xd = NON(Xn), si faux, Xd = Xncsneg Xd, Xn, Xm, cond
-> Si vrai, Xd = Xn, si faux, Xd = - Xmcneg Xd, Xn, cond
-> Si vrai, Xd = - Xn, si faux, Xd = Xncset Xd, Xn, Xm, cond
-> Si vrai, Xd = 1, si faux, Xd = 0csetm Xd, Xn, Xm, cond
-> Si vrai, Xd = <tout 1>, si faux, Xd = 0adrp
: Calculer l'adresse de page d'un symbole et la stocker dans un registre.Exemple :
adrp x0, symbol
— Cela calcule l'adresse de page desymbol
et la stocke dansx0
.ldrsw
: Charger une valeur signée 32 bits depuis la mémoire et l'étendre à 64 bits.Exemple :
ldrsw x0, [x1]
— Cela charge une valeur signée sur 32 bits depuis l'emplacement mémoire pointé parx1
, l'étend à 64 bits, et la stocke dansx0
.stur
: Stocker une valeur de registre dans un emplacement mémoire, en utilisant un décalage par rapport à un autre registre.Exemple :
stur x0, [x1, #4]
— Cela stocke la valeur dansx0
dans l'adresse mémoire qui est 4 octets plus grande que l'adresse actuellement dansx1
.svc
: Faire un appel système. Cela signifie "Supervisor Call". Lorsque le processeur exécute cette instruction, il passe du mode utilisateur au mode noyau et saute à un emplacement spécifique en mémoire où se trouve le code de gestion des appels système du noyau.Exemple :
Prologue de fonction
Sauvegarder le registre de lien et le pointeur de cadre dans la pile:
Configurer le nouveau pointeur de cadre:
mov x29, sp
(configure le nouveau pointeur de cadre pour la fonction actuelle)Allouer de l'espace sur la pile pour les variables locales (si nécessaire):
sub sp, sp, <size>
(où<size>
est le nombre d'octets nécessaires)
Épilogue de la fonction
Désallouer les variables locales (si des variables ont été allouées):
add sp, sp, <size>
Restaurer le registre de lien et le pointeur de cadre:
Retour:
ret
(renvoie le contrôle à l'appelant en utilisant l'adresse dans le registre de lien)
État d'exécution AARCH32
Armv8-A prend en charge l'exécution de programmes 32 bits. AArch32 peut s'exécuter dans l'un des deux jeux d'instructions : A32
et T32
et peut basculer entre eux via l'interfonctionnement
.
Les programmes 64 bits privilégiés peuvent planifier l'exécution de programmes 32 bits en effectuant un transfert de niveau d'exception vers le 32 bits moins privilégié.
Notez que la transition de 64 bits à 32 bits se produit avec une baisse du niveau d'exception (par exemple, un programme 64 bits en EL1 déclenchant un programme en EL0). Cela est fait en définissant le bit 4 de SPSR_ELx
registre spécial à 1 lorsque le fil du processus AArch32
est prêt à être exécuté et le reste de SPSR_ELx
stocke les programmes AArch32
CPSR. Ensuite, le processus privilégié appelle l'instruction ERET
pour que le processeur passe en mode AArch32
en entrant en A32 ou T32 en fonction de CPSR**.**
L'interfonctionnement
se produit en utilisant les bits J et T de CPSR. J=0
et T=0
signifie A32
et J=0
et T=1
signifie T32. Cela se traduit essentiellement par le réglage du bit le plus bas à 1 pour indiquer que le jeu d'instructions est T32.
Cela est défini pendant les instructions de branchement d'interfonctionnement, mais peut également être défini directement avec d'autres instructions lorsque le PC est défini comme le registre de destination. Exemple :
Un autre exemple :
Registres
Il y a 16 registres de 32 bits (r0-r15). De r0 à r14, ils peuvent être utilisés pour toute opération, cependant certains sont généralement réservés :
r15
: Compteur de programme (toujours). Contient l'adresse de l'instruction suivante. En A32 actuel + 8, en T32, actuel + 4.r11
: Pointeur de cadrer12
: Registre d'appel intra-procéduralr13
: Pointeur de piler14
: Registre de lien
De plus, les registres sont sauvegardés dans des registres bancaires. Ce sont des emplacements qui stockent les valeurs des registres permettant d'effectuer une commutation de contexte rapide dans la gestion des exceptions et des opérations privilégiées pour éviter de devoir sauvegarder et restaurer manuellement les registres à chaque fois. Cela est fait en sauvegardant l'état du processeur du CPSR
dans le SPSR
du mode processeur vers lequel l'exception est prise. Lors du retour de l'exception, le CPSR
est restauré à partir du SPSR
.
CPSR - Registre d'état de programme actuel
En AArch32, le CPSR fonctionne de manière similaire à PSTATE
en AArch64 et est également stocké dans SPSR_ELx
lorsqu'une exception est prise pour restaurer ultérieurement l'exécution :
![](https://book.hacktricks.xyz/~gitbook/image?url=https%3A%2F%2F2088318145-files.gitbook.io%2F%7E%2Ffiles%2Fv0%2Fb%2Fgitbook-x-prod.appspot.com%2Fo%2Fspaces%252Frq9WIQinJaxpWMvakjIQ%252Fuploads%252Fgit-blob-c31c79e9c30b4ff84b9f85d47ad7ae374214e85d%252Fimage%2520%28725%29.png%3Falt%3Dmedia&width=768&dpr=4&quality=100&sign=75722a50&sv=1)
Les champs sont divisés en quelques groupes :
Registre d'état de programme d'application (APSR) : Drapeaux arithmétiques et accessibles depuis EL0
Registres d'état d'exécution : Comportement du processus (géré par le système d'exploitation).
Registre d'état de programme d'application (APSR)
Les drapeaux
N
,Z
,C
,V
(tout comme en AArch64)Le drapeau
Q
: Il est défini à 1 chaque fois qu'une saturation entière se produit pendant l'exécution d'une instruction arithmétique de saturation spécialisée. Une fois défini à1
, il conservera la valeur jusqu'à ce qu'il soit défini manuellement à 0. De plus, il n'y a pas d'instruction qui vérifie sa valeur implicitement, cela doit être fait en le lisant manuellement.Les drapeaux
GE
(Greater than or equal) : Ils sont utilisés dans les opérations SIMD (Single Instruction, Multiple Data), telles que "addition parallèle" et "soustraction parallèle". Ces opérations permettent de traiter plusieurs points de données dans une seule instruction.
Par exemple, l'instruction UADD8
ajoute quatre paires d'octets (à partir de deux opérandes de 32 bits) en parallèle et stocke les résultats dans un registre de 32 bits. Ensuite, elle définit les drapeaux GE
dans l'APSR
en fonction de ces résultats. Chaque drapeau GE correspond à l'une des additions d'octets, indiquant si l'addition pour cette paire d'octets a débordé.
L'instruction SEL
utilise ces drapeaux GE pour effectuer des actions conditionnelles.
Registres d'état d'exécution
Les bits
J
etT
:J
doit être 0 et siT
est 0, l'ensemble d'instructions A32 est utilisé, et s'il est à 1, le T32 est utilisé.Registre d'état de bloc IT (
ITSTATE
) : Ce sont les bits de 10 à 15 et de 25 à 26. Ils stockent les conditions pour les instructions à l'intérieur d'un groupe préfixé parIT
.Le bit
E
: Indique l'endianness.Bits de mode et de masque d'exception (0-4) : Ils déterminent l'état d'exécution actuel. Le cinquième indique si le programme s'exécute en 32 bits (un 1) ou en 64 bits (un 0). Les quatre autres représentent le mode d'exception actuellement utilisé (lorsqu'une exception se produit et est en cours de traitement). Le nombre défini indique la priorité actuelle en cas de déclenchement d'une autre exception pendant le traitement de celle-ci.
![](https://book.hacktricks.xyz/~gitbook/image?url=https%3A%2F%2F2088318145-files.gitbook.io%2F%7E%2Ffiles%2Fv0%2Fb%2Fgitbook-x-prod.appspot.com%2Fo%2Fspaces%252Frq9WIQinJaxpWMvakjIQ%252Fuploads%252Fgit-blob-23ab4ba8cd085769cf6cfa1627f5f5d7c2a747b6%252Fimage%2520%28728%29.png%3Falt%3Dmedia&width=768&dpr=4&quality=100&sign=8d75ac86&sv=1)
AIF
: Certaines exceptions peuvent être désactivées en utilisant les bitsA
,I
,F
. SiA
est à 1, cela signifie que des abandons asynchrones seront déclenchés. LeI
configure la réponse aux demandes d'interruption matérielles externes (IRQs). et le F est lié aux demandes d'interruption rapide (FIRs).
macOS
Appels système BSD
Consultez syscalls.master. Les appels système BSD auront x16 > 0.
Pièges Mach
Consultez syscall_sw.c la mach_trap_table
et dans mach_traps.h les prototypes. Le nombre maximal de pièges Mach est MACH_TRAP_TABLE_COUNT
= 128. Les pièges Mach auront x16 < 0, donc vous devez appeler les numéros de la liste précédente avec un moins : _kernelrpc_mach_vm_allocate_trap
est **-10
.
Vous pouvez également consulter libsystem_kernel.dylib
dans un désassembleur pour savoir comment appeler ces appels système (et BSD) :
Parfois, il est plus facile de vérifier le code décompilé de libsystem_kernel.dylib
que de vérifier le code source car le code de plusieurs appels système (BSD et Mach) est généré via des scripts (vérifiez les commentaires dans le code source) tandis que dans le dylib, vous pouvez trouver ce qui est appelé.
appels machdep
XNU prend en charge un autre type d'appels appelés dépendants de la machine. Le nombre de ces appels dépend de l'architecture et ni les appels ni les numéros ne sont garantis de rester constants.
page comm
Il s'agit d'une page de mémoire propriétaire du noyau qui est mappée dans l'espace d'adressage de chaque processus utilisateur. Elle est destinée à rendre la transition du mode utilisateur à l'espace noyau plus rapide que d'utiliser des appels système pour les services noyau qui sont tellement utilisés que cette transition serait très inefficace.
Par exemple, l'appel gettimeofdate
lit la valeur de timeval
directement à partir de la page comm.
objc_msgSend
Il est très courant de trouver cette fonction utilisée dans les programmes Objective-C ou Swift. Cette fonction permet d'appeler une méthode d'un objet Objective-C.
Paramètres (plus d'informations dans la documentation):
x0: self -> Pointeur vers l'instance
x1: op -> Sélecteur de la méthode
x2... -> Reste des arguments de la méthode invoquée
Ainsi, si vous placez un point d'arrêt avant la branche vers cette fonction, vous pouvez facilement trouver ce qui est invoqué dans lldb avec (dans cet exemple, l'objet appelle un objet de NSConcreteTask
qui exécutera une commande):
Coquilles
Pour compiler :
Pour extraire les octets :
Last updated